This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, Please do not report the images to the Image Problem Mailbox.

JPAB

CLIPPEDIMAGE= JP354060850A

PAT-NO: JP354060850A

DOCUMENT-IDENTIFIER: JP 54060850 A TITLE: MULTI-LEVEL OUTPUT DEVICE

PUBN-DATE: May 16, 1979 INVENTOR-INFORMATION:

NAME

INOUE, TAKESHI

ASSIGNEE-INFORMATION:

NAME

MITSUBISHI ELECTRIC CORP

APPL-NO: JP52127887

APPL-DATE: October 24, 1977

INT-CL (IPC): H03K004/02; H03K013/02

ABSTRACT:

PURPOSE: To eliminate the variations of the threshold voltage level and thus to

obtain the output of a high absloute value through the combination of the

 $\mbox{{\it multi-level}}$ output circuit comprising the resistance element and the $\mbox{{\it MOSFET}}$

element and the reference level circuit also comprising the resistance element

and the MOSFET element.

CONSTITUTION: Resistance element R<SB>1</SB> and driving MOSFET element $\ensuremath{\mathsf{R}}$

M<SB>1</SB> are connected in series to load resistance element R<SB>o</SB> $\,$

according to number N of the multi-level output. Furthermore, resistance

element R<SB>2</SB> and MOSFET element M<SB>2</SB> plus resistance element RN

and MOSFET element M<SB>n</SB> of the final row are connected in parallel to

R < SB > 1 < /SB > and M < SB > 1 < /SB >, thus forming the multi-levle output circuit. Then

the reference level circuit in which resistance element ${\tt RO}$ and driving ${\tt MOSFET}$

element MO are connected vertically is provided to load resistance element ${\sf RL}$.

In that case, the resistance value are made different for resistance elements

R<SB>1</SB>∼RN of these circuits in accordance with multi-level number N.

In such constitution, input signal level VDD is appled to both the reference

level circuit and the multi-level circuit, and the output

COUNTRY -

N/A

featuring a high
absolute output level is drawn out of output terminal OUT

COPYRIGHT: (C) 1979, JPO& Japio

(B日本国特許庁(JP)

10特許出願公開

⑩公開特許公報(A)

昭54-60850

⑤Int. Cl.² H 03 K 4/02

H 03 K 13/02

識別記号

❸日本分類 98(5) C 14

98(5) F 0

庁内整理番号 6647—5 J

7125-5 J

庁内整理番号 ②公開 昭和54年(1979)5月16日

発明の数 1 審査請求 未請求

(全 3 頁)

59多重レベル出力装置

者

创特

超52—127887

22出

函52(1977)10月24日

@発 明

井上健

伊丹市瑞原 4 丁目 1 番地 三菱

電機株式会社北伊丹製作所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内二丁目 2

番3号

個代 理 人 弁理士 葛野信一

外1名

明 細 1

1. 発明の名称

多重レベル出力装置

2. 特許請求の範囲

3. 発明の詳細な説明:

本祭明は多重レベル出力装置に保り、 MOBFET (MOB 形育界効果トランジスタ) のしきい値管 E Vth の製造上のパラッキによる影響を除去し絶対出力レベルの高い多重レベル出力装置を提供す

ることを目的とする。

■1~3 図は MOSPET を用いた従来の多重レ ペル出力回路の異なる例を示す回路図である。無 1 図の例は智原實圧端子 Von と GND 機子間を抵抗 集子 R;~R_{M+1} を 縦続 接続 し震 接抵抗 宗子 端子点と 出力端子間を伝送用 MOBPET, Mi~Mi で接続して 権成される。その動作は Mi~Minのいずれか 1 つが て他は OPP とすることで抵抗集子と Mi~Miの しきい値賀圧 Vth とによつて多重レベル出力が得 られる。 算 2 凶の例は NOR 回路を利用したもので 1つの負荷用MOSPETM。に対しON 抵抗の異な る駆動用 MOBPETM,~M_M を接続した構成であるo この動作は M.~M.のいすれか 1 つが ON て他は OFF とすることで Mi ~ Miの ON 抵抗と Miの抵抗で 決する多重レベル出力が得られる。第3回の例で は負荷用 MOSPETM。がデブレッション型 PET で ある以外は無2図の例と同様な多重レベル出力が 得られる。

しかしながら、上記の第1回の例では駆動用 MOSPET, M₁~M_N、第2回及び第3回の例で は角荷用 M O S P E T M。のしきい値 雪圧 V th だけ出力 レベルは 雪凍 暫圧 V p p より低くなり絶対レベルの高い出力が得られない。また第 2 図及び 第 3 図の例では負荷用 M O S P E T M を収録しまい値 雪圧 V th の パラッキ及び 電流 雪圧に 基づいて変動するため精度の良い多重レベル出力が得られない欠点がある。

本発明は上記の欠点を除去するためになされたものであり、その目的とするところは回路構取の上で負荷用MOSPETをなくしてしまい値電圧のパラッキの影響かよびしまい値電圧Vth分のレベル低下を無くすることが出来る多重レベル出力装置を提供することにある。

以下図面を参照し、本発明の実施例を評細に脱明する。第4図は本発明の一実施例を示す多重レベル出力装置の回路図であり、多重レベル出力の数据に従つて負荷用抵抗素子Roに対して抵抗素子Roを取動用MOSFETM,乃至最終列のRoを及び駆動用MOSFETM,乃至最終列のRoを及び取動用MOSFETM,乃至最終列のRoを及び取動用Mosfetm,

理的に絶対レベルの高い出力が得られ、すた 、 M₁ ~M_Mの全てが OFP のとき出力レベルは實源 写圧 ∇_{D D} に等しくなる。

一方、上記出力レベルに対してこれと比較される基準レベルを与える REP 端子の出力レベルは、RL・R。および M。の ON 抵抗によつて決められる。ここで M。のゲート入力は背頂管圧端子 V。。 に接続されているため、電源管圧の変動による影響を除いて常時 REP 端子の出力レベルは一定となる。

一般に多重レベルの基準となるレベルは接地な位または智葆智圧 Voo が多く用いられている。 1 つの出力回路に用いられる多重出力レベル信号は基準レベルと多重出力レベルとの差質圧によつて多重信号の機別が行なわれている。

しかし、MOSPBT 回路に於いて接地電位または常漢言圧 Vpp を基準レベルを用いた場合、しきい値言圧 Vth のパラッキによつて多重出力レベルが接地官位または背漢言圧 Vpp より大きくずれるため多重出力レベルと多重信号の対応が正確に行なわれない。したがつて本発明ではしきい値電圧

特開昭54-60850(2) 素子 R。 及び駆動用 M O S P E T M。を縦銃接続し M。 のゲート入力を電源 V。 に接続した基準レベル回 路とで構成されている。 なお、抵抗素子 Ri~Ry II 多重レベル数 H に応じて夫々異なる抵抗値を有し ている。

上記の回路構成において、駆動用 M O S P E T M₁
〜M_N の ゲートには、いずれか 1 つに駆動用
M O S P E T が O N する入力信号を印加すると他の
ゲートには駆動用 M O S P E T が O P P する入力信号
を印加する。また、駆動用 M O S P E T M_D の ゲート
には電源 V_{D D} を印加する。 M₁ が O N すると M₂〜M_N
が O P P 故に R₂と R₁ か I び M₁の O N 抵抗によつて 決ま
る出力レベルが O U T 端子に得られる。また、 M₂〜
M_N の何れか 1 つ O N した時のレベル出力は前記
同様な原理によつて得られる。

_ すなわち、 R₁ ~ R_N の 抵抗値が異なつているため OUT 端子に於いては N 種類の レベル出力が得られることになる。 R₀の抵抗値を 小さく、 R₁ ~ R_N のいずれかの抵抗値を大きくすれば出力レベルは 智塚 审任よりしきい値電圧 Vth 低くなることなく原

Vth のパラツキの影響を取り除くために基準レベルを接地智位または電源電圧 Vpp とせず、 しきい値電圧 Vth のパラツキに従つて基準レベルも多重出力レベルと同じように変動させることによりしきい値電圧 Vth のパラッキの影響を除去するようになされている。

カお、以上の実施例でプロセスに於けるマスク 台せのズレの影響を除くために MOSPET および 抵抗素子のパターン構成は作図上のXまたはI軸 と同一方向にすることが個めて効果の良い結果を 生ずる。

また、本発明は単一低電圧管源を用いた MOS 回 路に於いて広く利用できる。

上述の如く本発明になる多重レベル出力装置によればMOSPETのしきい値写圧 Vth のパラッキによる影響を除去し、管源写圧近傍迄の多重レベル出力が得られる効果がある。

4. 図面の簡単な説明

第1 的~第3 図は従来の多重レベル出力回路の 異なる例を示す回路図、第4 図は本発明の一実施 例を示す多重レベル出力装置の回路図である。 なか、図中同一符号は同一または相当部分を示す。

R₆ ··· 食荷用抵抗素子、 R₁ ~ R_M ··· 抵抗素子、 M₁ ~ M_M ··· 駆動用 MOSFET、 R₁ ··· 食荷用抵抗素子、 R₂ ··· 食荷用抵抗素子、 R₃ ··· 驱動用 MOSFET o

代理人 裏野信一 (ほか)名)

